博通發(fā)布多維堆疊芯片平臺 高管揚言今明兩年能賣出100萬顆

（編輯 趙昊）美國半導體企業(yè)博通公司的一位高管表示，基于最新的堆疊式芯片設計技術，公司預計到2027年將至少售出100萬顆芯片。

博通產(chǎn)品營銷副總裁Harish Bharadwaj告訴媒體，銷量有望達到100萬顆的芯片基于一種自主研發(fā)的技術方案：將兩枚芯片上下堆疊，使不同的硅片緊密結合，從而顯著提升芯片之間的數(shù)據(jù)傳輸速度。

日內早些時候，博通宣布已開始出貨業(yè)內首款基于其3.5D eXtreme Dimension System in Package（XDSiP）平臺的2納米定制計算SoC。

作為一個經(jīng)過驗證的模塊化、多維堆疊芯片平臺，3.5D XDSiP結合了2.5D技術和采用面對面（F2F）技術的3D-IC集成。博通表示，3.5D XDSiP是下一代XPU的基礎。

Bharadwaj表示，這種堆疊架構能幫助客戶打造算力更強、能耗更低的芯片，以滿足人工智能軟件日益增長的計算需求，“現(xiàn)在幾乎我們所有客戶都在采用這項技術�！�

據(jù)了解，博通大約花了五年時間打基礎、反復測試各種方案，才最終實現(xiàn)商業(yè)化落地。工程師目前正研發(fā)更先進的設計，目標是實現(xiàn)最多八層、每層兩枚芯片的堆疊結構。

博通通常并不獨立設計完整的AI芯片，而是與客戶合作：博通工程師會把早期設計轉化為可制造的物理版圖，再交由臺積電等制造商進行生產(chǎn)。

企業(yè)可以根據(jù)需求，靈活搭配臺積電的不同制程與博通的堆疊技術，兩枚芯片會在制造過程中直接融合為一體。

目前，其首位客戶富士通（Fujitsu）已開始制作工程樣片測試該設計，并計劃于今年晚些時候量產(chǎn)這種堆疊式芯片。

富士通正在利用這項新技術開發(fā)一款數(shù)據(jù)中心芯片。該芯片由臺積電采用最先進的2納米工藝制造，并與一枚5納米芯片進行融合封裝。

博通目前還有多個堆疊式設計正在推進中，預計今年下半年將再推出兩款相關產(chǎn)品，并計劃在2027年再提供三款樣片。

受益于與谷歌等公司的定制化合作，博通的芯片業(yè)務實現(xiàn)顯著增長。公司預計，其AI芯片收入在本財年第一季度將同比翻倍至82億美元。